Cmos logische schakelingen, werking pmos

doantsen

Ik slaag er maar niet in een logische verklaring te vinden voor de werking van een CMOS.

Neem nu het voorbeeld van de CMOS inverter:

Afbeelding

Bij een hoge Vin worden de gates positief en zal de NMOS (de onderste) stroom geleiden en de Vout verbinden met de ground. De input is hoog, de output laag. Dit snap ik.

Nu, voor de bovenste PMOS. Deze zou moeten geleiden als Vin laag is. Dat kan toch niet? Als Vin=0, dan gebeurt er toch helemaal niets aangezien de gate 0 is en er dus geen stroom kan zijn? Er zou een negatieve Vin moeten zijn om de PMOS te doen geleiden, nee?

Kan iemand mij duidelijk uitleggen wat er er gebeurd bij resp. een hoge en een lage Vin?

Maw: 'Hoe kan een PMOS geleiden als zijn gate waarde 0V heeft?'

317070

Maw: 'Hoe kan een PMOS geleiden als zijn gate waarde 0V heeft?'

De vraag die je je moet stellen is of er een spanning staat tussen substraat en gate. 0V op de gate an sich zegt niet veel, het is het spanningsverschil dat van belang is.

Dan zie je dat als er 0V op de gate staat in de PMOS, er wel degelijk een spanningsverschil is tussen gate en substraat wat dan al die effecten veroorzaakt waardoor er stroom kan lopen. Het substraat staat namelijk op +5V.

Op de NMOS staat er dan geen spanningsverschil tussen gate en substraat.

Daarom teken men van dergelijke transistoren over het algemeen alle 4 de pootjes.

Wetenschapsforum

Laatste berichten

Nieuwsberichten

Cmos logische schakelingen, werking pmos

Cmos logische schakelingen, werking pmos

Re: Cmos logische schakelingen, werking pmos