Logische poorten
-
- Berichten: 32
Logische poorten
Hallo, ik heb wat problemen met logische poorten, ten eerste, als je de vraagt krijgt "implementeer de volgende functies met zo weinig mogelijk AND, OR en NOT gates, en je krijgt bvb ÂBC + ÂBC + ÂBC+ ABC, hoe maak je dit dan? De hoedjes stellen inverses voor. Ik zie ook veel 2 inverses boven elkaar. Hoe maak je zo'n dingen met een diagram?
Ten tweede, implementeer een AND-poort met transistoren, hoe doe je dit?
En ten laatste, zijn ABC +ÂB^C (*hoedje hoort op C*) en (AxC)B equivalent?
Ik dacht van niet aangezien de eerste formule gelijkst is aan B(AC+Â^C) en de tweede formule aan B(ÂC+A^C).
Wachtende op uw replies
Ten tweede, implementeer een AND-poort met transistoren, hoe doe je dit?
En ten laatste, zijn ABC +ÂB^C (*hoedje hoort op C*) en (AxC)B equivalent?
Ik dacht van niet aangezien de eerste formule gelijkst is aan B(AC+Â^C) en de tweede formule aan B(ÂC+A^C).
Wachtende op uw replies
- Berichten: 450
Re: Logische poorten
Je kan zulk een vergelijking vereenvoudigen door gebruik te maken van de regels van de booleaanse algebra. Probeer al wat termen buiten haken te brengen. Google maar eens even naar de regels van de booleaanse algebra.
Het diagram is ook vrij eenvoudig. Elk plusteken in de term stelt een OR prt voor. Je zit daar in je vergelijking met een som van producttermen. De producttermen zijn variabelen die je samen in een AND poort brengt. De hoedjes zijn termen die je eerst door een NOT poort brengt.
Het diagram is ook vrij eenvoudig. Elk plusteken in de term stelt een OR prt voor. Je zit daar in je vergelijking met een som van producttermen. De producttermen zijn variabelen die je samen in een AND poort brengt. De hoedjes zijn termen die je eerst door een NOT poort brengt.
- Pluimdrager
- Berichten: 7.933
Re: Logische poorten
Met de z.g. totempaalconstructie.Ten tweede, implementeer een AND-poort met transistoren, hoe doe je dit?
Stapel twee NPN transistors op elkaar. Dus emitter van de onderste aan de min, emitter van de tweede op de collector van de onderste.
Klein probleempje: je krijgt dan een NAND. Dus moet je met de collector van de bovenste naar de basis van een derde transistor, een PNP, die met zijn emitter aan de plus hangt. De collector van de derde transistor is dan de uitgang die een AND functie heeft.
Ik hoop dat het zo overkomt, zonder plaatje.
-
- Berichten: 32
Re: Logische poorten
klazon schreef:Met de z.g. totempaalconstructie.
Stapel twee NPN transistors op elkaar. Dus emitter van de onderste aan de min, emitter van de tweede op de collector van de onderste.
Klein probleempje: je krijgt dan een NAND. Dus moet je met de collector van de bovenste naar de basis van een derde transistor, een PNP, die met zijn emitter aan de plus hangt. De collector van de derde transistor is dan de uitgang die een AND functie heeft.
Ik hoop dat het zo overkomt, zonder plaatje.
Hmm wat een transistor doet is mij nog niet zo duidelijk. Een emittor is een aarding neem ik aan? En wat doet een collector?